Trueman's Space | 真我空间

今天看到一个很不错的工具，叫万应宝。 原理应该是往复运动。和理发的推子一个原理。 效率可能不高，适用范围很广。挺安全。      

现在经常用到flash。 根据技术不同可以分为：nan和nor两种。 老是忘记怎么回事。 找点资料总结下。 ——————— NOR和NAND是现在市场上两种主要的非易失闪存技术。Intel于1988年首先开发出NOR flash技术，彻底改变了原先由EPROM和EEPROM一统天下的局面。紧接着，1989年，东芝公司发表了NAND flash结构，强调降低每比特的成本，更高的性能，并且象磁盘一样可以通过接口轻松升级。但是经过了十多年之后，仍然有相当多的硬件工程师分不清NOR和NAND闪存。 相“flash存储器”经常可以与相“NOR存储器”互换使用。许多业内人士也搞不清楚NAND闪存技术相对于NOR技术的优越之处，因为大多数情况下闪存只是用来存储少量的代码，这时NOR闪存更适合一些。而NAND则是高数据存储密度的理想解决方案。  NOR的特点是芯片内执行(XIP, eXecute In Place)，这样应用程序可以直接在flash闪存内运行，不必再把代码读到系统RAM中。NOR的传输效率很高，在1～4MB的小容量时具有很高的成本效益，但是很低的写入和擦除速度大大影响了它的性能。 NAND结构能提供极高的单元密度，可以达到高存储密度，并且写入和擦除的速度也很快。应用NAND的困难在于flash的管理和需要特殊的系统接口。 性能比较 flash闪存是非易失存储器，可以对称为块的存储器单元块进行擦写和再编程。任何flash器件的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除。NAND器件执行擦除操作是十分简单的，而NOR则要求在进行擦除前先要将目标块内所有的位都写为0。 由于擦除NOR器件时是以64～128KB的块进行的，执行一个写入/擦除操作的时间为5s，与此相反，擦除NAND器件是以8～32KB的块进行的，执行相同的操作最多只需要4ms。 执行擦除时块尺寸的不同进一步拉大了NOR和NADN之间的性能差距，统计表明，对于给定的一套写入操作(尤其是更新小文件时)，更多的擦除操作必须在基于NOR的单元中进行。这样，当选择存储解决方案时，设计师必须权衡以下的各项因素。 ● NOR的读速度比NAND稍快一些。 ● NAND的写入速度比NOR快很多。 ● NAND的4ms擦除速度远比NOR的5s快。 ● 大多数写入操作需要先进行擦除操作。 ● NAND的擦除单元更小，相应的擦除电路更少。 接口差别 NOR flash带有SRAM接口，有足够的地址引脚来寻址，可以很容易地存取其内部的每一个字节。 NAND器件使用复杂的I/O口来串行地存取数据，各个产品或厂商的方法可能各不相同。8个引脚用来传送控制、地址和数据信息。 NAND读和写操作采用512字节的块，这一点有点像硬盘管理此类操作，很自然地，基于NAND的存储器就可以取代硬盘或其他块设备。 容量和成本 NAND flash的单元尺寸几乎是NOR器件的一半，由于生产过程更为简单，NAND结构可以在给定的模具尺寸内提供更高的容量，也就相应地降低了价格。 NOR flash占据了容量为1～16MB闪存市场的大部分，而NAND flash只是用在8～128MB的产品当中，这也说明NOR主要应用在代码存储介质中，NAND适合于数据存储，NAND在CompactFlash、Secure Digital、PC Cards和MMC存储卡市场上所占份额最大。 可靠性和耐用性 采用flahs介质时一个需要重点考虑的问题是可靠性。对于需要扩展MTBF的系统来说，Flash是非常合适的存储方案。可以从寿命(耐用性)、位交换和坏块处理三个方面来比较NOR和NAND的可靠性。 寿命(耐用性) 在NAND闪存中每个块的最大擦写次数是一百万次，而NOR的擦写次数是十万次。NAND存储器除了具有10比1的块擦除周期优势，典型的NAND块尺寸要比NOR器件小8倍，每个NAND存储器块在给定的时间内的删除次数要少一些。 位交换 所有flash器件都受位交换现象的困扰。在某些情况下(很少见，NAND发生的次数要比NOR多)，一个比特位会发生反转或被报告反转了。 一位的变化可能不很明显，但是如果发生在一个关键文件上，这个小小的故障可能导致系统停机。如果只是报告有问题，多读几次就可能解决了。 当然，如果这个位真的改变了，就必须采用错误探测/错误更正(EDC/ECC)算法。位反转的问题更多见于NAND闪存，NAND的供应商建议使用NAND闪存的时候，同时使用EDC/ECC算法。 这个问题对于用NAND存储多媒体信息时倒不是致命的。当然，如果用本地存储设备来存储操作系统、配置文件或其他敏感信息时，必须使用EDC/ECC系统以确保可靠性。 坏块处理 NAND器件中的坏块是随机分布的。以前也曾有过消除坏块的努力，但发现成品率太低，代价太高，根本不划算。 NAND器件需要对介质进行初始化扫描以发现坏块，并将坏块标记为不可用。在已制成的器件中，如果通过可靠的方法不能进行这项处理，将导致高故障率。 易于使用 可以非常直接地使用基于NOR的闪存，可以像其他存储器那样连接，并可以在上面直接运行代码。 [...]

第一次用5416，首先面对的就是内存的分配。 让我们先看看我们什么资源？ 片内：64k的SARAM，64k的DARAM； 片外：一般有flash、sram等。 我们怎么访问这些资源呢？ 数据空间：范围64k：0-0×10000； 程序空间：0-0x7FFFFF； IO空间：0-0×10000。 到这里，混乱了，我们怎么操作我们想操作的内存？？ 我当时迷茫了，不知道该怎么办。 查阅文献后发现，根本不用担心。因为，Ti已经完全给我们分配好了。我们根本没有这么大权利操作内存，我们只能根据Ti给我们的选项使用内存。 Ti给我们的选项是有限的，很容易理解。就由PMST寄存器的3个位控制。 MP/MC、OVLY、DROM，具体描述如下：   具体分配： IO空间 最简单的是IO空间： 范围：0×0-0xFFFF，可以任意访问。 如何访问呢？ 在CCS中定义变量： ioport port8000; //访问IO空间 port8000=1; //写IO空间 data=port8000; //读IO空间 数据空间 也很简单，只有两种可能性： 1、全部映射DARAM； 2、高32k映射到外部存储器。 程序空间 程序空间稍微复杂一点点，不过也不是大问题。 低32K只会映射DARAM的低32K，或者外部存储器。 高32K只有Page1、2、3可以映射到DARAM高32K、SARAM低32K、DARAM高32K。其他一直可以映射到外部存储器。 另外，MP和MC模式稍有不同。 欢迎大家留言交流。

近期一直在调一块Dsp的板子，用的是5416。第一次使用54系列的DSP出了一些问题，通过不断的学习ti文档、google、百度，终于基本解决了问题。把调试遇到的问题和解决方案小节一下，自己理理思路，能给其他刚刚开始使用dsp的同学提高的参考当然更好了。 目标： 1、充分利用dsp内存。5416中有64K的SARAM和64K的DARAM。由于项目的数据量比较大，准备把DARAM全部用作数据存储器。 2、开启外部中断和定时器中断各一个。 调试过程： 1、CCS的各种文件理解： 一直对ccs的各种文件作用不太了解，这次认真的看了下资料。应该理解的差不多了。 详情参见：《Ti DSP中的各种文件解析》 2、内存映射： 对内存映射也一直有恐惧心理，经过这次调试，也终于清晰了。 详情参见：《ti dsp 5416 的内存映射》 3、中断应用： 详情参见：《Ti的DSP中断向量表设置的2种方法》

还有几个小时就发布了吧。